A: (rst==1'b0)
B: (rst==1'b1)
C: (en==1'b0)
D: (en==1'b1)
举一反三
- 接上题，（3）应该填写（ ）。 A: (en==1'b0) B: (en) C: (~en) D: (!en)
- 接上题，（3）应该填写（ ）。 A: q=data; B: q<=data; C: q<=1'b1; D: q<=1'b0;
- 接上题，（3）应该填写（ ）。 A: q=data; B: q<=data; C: q<=1'b1; D: q<=1'b0;
- 接上题，（2）应该填写（ ）。 A: (rst_n==1'b0) B: (set) C: (set==1'b0) D: （!set）
- 要实现异步复位(低电平有效)、时钟使能(高电平有效)、上升沿触发的D触发器设计：module dff_s (data,rst,en,clk,q);input data,rst,en,clk;output reg q;always (1) begin if( 2 ) q<=1'b0;; else if (3) q<=data;endendmodule（1）应该填写（ ）。 A: @(posedge clk ) B: @(posedge clk or posedge rst or en) C: @(posedge clk or negedge rst) D: @(posedge clk or negedge rst or en)
内容
- 0
always @（posedge clk）beginreg1 = in1;reg2 = reg1;end已知当前in1=1’b1,reg1=1’b0,reg2=1’b1,经过1个时钟上升沿后，reg1和reg2的值分别为（） A: reg1=1’b0, reg2=1’b0 B: reg1=1’b0, reg2=1’b1 C: reg1=1’b1, reg2=1’b0 D: reg1=1’b1, reg2=1’b1
- 1
编写三人表决器设计，根据少数服从多数原则，以下代码设计合理的是（ ）。注：1-赞成/通过 0-反对/否决 A: assign result=d0+d1+d2; assign u=(result>=2)?1’b1:1’b0; B: assign result=d0+d1+d2; assign u=(result>=2)?1’b0:1’b1; C: assign u=((d0+d1+d2)>2)?1’b0:1’b1; D: assign u=((d0+d1+d2)>2)?1’b1:1’b0;
- 2
下列是基于过程块的组合逻辑建模的代码，设计正确的是（ ） A: reg y;reg a,b,clear;...always@* if(clear) y=1'b0;always@* y=a & b; B: always@* if (clear) y=1'b0; else y=a&b; C: always@(a) y=a & b; D: reg [1:0] s;...case(s) 2'b00:y=1'b1; 2'b10:y=1'b0; 2'b11:y=1'b1;endcase
- 3
设A=4'b0110, B=4'b1101, 执行下列运算后L= （填二进制数） L=A<B? 1'b1:1'b0; A: 0 B: 1 C: x D: z
- 4
编写表达式，执行算术移位，将Qparity 中包含的8位有符号数算术移位，其中Qparity [7]=1,正确的是（）。 A: 算术右移：{1,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],0} B: 算术右移：{0,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],0} C: 算术右移：{1'b1,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],1'b0} D: 算术右移：{1'b0,Qparity[7], Qparity[6:1]}算术左移：{Qparity[6], Qparity[5:0],1'b0}