在Verilog HDL程序中，有赋值语句"a=2;b=3;Y=a+b;"，则Y一定等于5。
举一反三
- 在Verilog HDL程序中，关于赋值语句，说法错误的是 （ ）
- 在Verilog HDL程序中正确的非阻塞式赋值语句是 （ ）
- 下列语句是正确的赋值语句的是（ ） A: 5=x B: x+y=3 C: x=y=-2 D: y=y*y
- 若x和y是程序中的两个整型变量，则下列if语句中正确描述x等于1时，y赋值为1，否则y赋值为2的是（ ）。 A: if(x==1) y=1; else y=2; B: if(x=1) then y=1 else y=2; C: if(x==1) y=1 else y=2; D: if x==1 y=1; else y=2;
- 若以下选项中的变量全部为整形变量，且已正确定义并赋值，则语法正确的switch语句是（） A: switch(a+9){ case c1: y=a-b; case c2: y=a+b;} B: switch a*b { case 10: x=a+b; default: y=a-b; } C: switch(a+9) { case 1: case 3: y=a+b;break; Case 0: case4: y=a+b; } D: switch(a*a+b*b) { default: break; case 3: y=a+b;break; case 2: y=a-b;break; }