假设处理器时钟周期为2ns，某程序有1000条指令组成，每条指令执行一次，其中的4条指令在取指令时，没有在cache中找到，其余指令都能在cache中取到。在执行指令过程中，该程序需要3000次主存数据访问，其中6次没有在cache中找到，试回答： （1）执行该程序得到的cache命中率是多少？ （2）若cache中存取一个信息的时间为一个时钟周期，缺失损失为4个时钟周期，则CPU在cache-主存层次的平均访问时间是多少？
要点（1）h=3990/4000=99.75% (2)Ta=0.9975*2+0.0025*8=2.015ns
举一反三
- 一个存储系统由第一级Cache、第二级Cache和主存储器组成，他们的延迟时间分别为1个时钟周期、10个时钟周期和100个时钟周期。每条指令平均访问存储器1.5次。在执行1000条指令的过程中，访问第二级Cache90次，访问主存储器36次。试问：<br/>（1）第一级Cache的命中率是____。<br/>（2）第二级Cache的命中率是____。<br/>（3）访问一次存储器平均需要____个时钟周期。<br/>（4）由于访问存储器引起的执行每条指令平均停顿____个时钟周期。<br/>（5）只考虑访问存储器的影响，CPI为____。
- 假设某计算机的存储系统由 Cache 和主存组成。某程序执行过程中访存 1000 次，其中访问 Cache 缺失（未命中） 50 次，则 Cache 的命中率是 。
- 假设某计算机的存储系统由Cache和主存组成,某程序执行过程中访存1000次,其中访问Cache缺失50次,Cache存取周期为50ns,主存存取周期为200ns,则Cache/主存系统平均访问时间是: A: 57.5ns; B: 192.5ns; C: 47.5ns; D: 50ns.
- 假设CPU执行某段程序时共访问Cache命中4900次，访问主存100次，已知Cache的存取周期为30ns，主存的存取周期为150ns，则Cache的命中率为( )，平均访问时间是( )
- 假设对指令Cache的访问占全部访问的75%，而对数据Cache的访问占全部访问的25%。Cache的命中时间为1个时钟周期，失效开销为50个时钟周期，在混合Cache中一次Load或Store操作访问Cache的命中时间都要增加1个时钟周期，32KB的指令Cache的失效率为0.39%，32KB的数据Cache的失效率为4.82%，64KB的混合Cache的失效率为1.35%。又假设采用写直达策略，且有一个写缓冲器，并且忽略写缓冲器引起的等待。试问指令Cache和数据Cache容量均为32KB的分离Cache和容量为64KB的混合Cache相比，哪种Cache的失效率更低？两种情况下平均访存时间各是多少？
内容
- 0
假设CPU执行某段程序时共访问Cache命中4800次，访问主存200次，已知Cache的存取周期为30ns，主存的存取周期为150ns，求Cache的命中率以及Cache-主存系统的平均访问时间和效率，试问该系统的性能提高了多少倍？
- 1
假设CPU执行某段程序时共访问Cache命中4950次，访问主存50次，已知Cache的存取周期为30ns，主存的存取周期为150ns，则平均访问时间是( )
- 2
假设CPU执行某段程序时,共访问Cache命中1000次,访问主存20次。已知Cache的存取周期是20ns,主存的存取周期为100ns。则Cache-主存系统的命中效率和平均访问时间分别为
- 3
中国大学MOOC: 某计算机的存储系统由cache和主存组成。某程序执行过程共访存2000次，其中访问cache缺失(未命中）100次，则该程序执行过程中Cache的命中率为
- 4
采用指令Cache与数据Cache分离的主要目的是（） 减低Cache的缺失损失 提高Cache的命中率 减低CPU平均访问时间 减少指令流水线资源冲突 A: 减低Cache的缺失损失 B: 提高Cache的命中率 C: 减低CPU平均访问时间 D: 减少指令流水线资源冲突