软件仿真器只能仿真程序逻辑上是否正确,不能仿真时序()
A: 正确
B: 错误
A: 正确
B: 错误
举一反三
- 再HDL仿真器中，通常把不考虑硬件延时的仿真称为时序仿真。 A: 正确 B: 错误
- 将布线器/适配器所产生的VHDL网表文件送到VHDL仿真器中所进行的仿真,称为() A: 行为仿真 B: 功能仿真 C: 时序仿真
- 将VHDL程序直接送入VHDL仿真器,只根据VHDL的语义对VHDL所描述的内容进行仿真,这种仿真方式称为() A: 行为仿真 B: 功能仿真 C: 时序仿真 D: 门级仿真
- 采用仿真器进行的不考虑器件的硬件特征的仿真称为 A: 时序仿真 B: 功能仿真 C: 后仿真 D: 硬件测试
- 下列哪个流程是基于EDA软件的FPGA / CPLD一般设计流程（ ）。 A: 设计输入->;逻辑设计->;逻辑综合->;功能仿真->;布局布线->;时序仿真->;编程下载 B: 逻辑设计->;设计输入->;逻辑综合->;功能仿真->;布局布线->;时序仿真->;编程下载 C: 逻辑设计->;设计输入->;逻辑综合->;时序仿真->;布局布线->;功能仿真->;编程下载 D: 逻辑设计->;设计输入->;逻辑综合->;布局布线->;功能仿真->;时序仿真->;编程下载