并联电路发生并联谐振的条件是
A: 感抗等于容抗
B: 感纳等于容纳
C: 复数阻抗虚部为零
D: 复数导纳虚部为零
A: 感抗等于容抗
B: 感纳等于容纳
C: 复数阻抗虚部为零
D: 复数导纳虚部为零
举一反三
- 当RLC并联电路发生谐振时，电路的导纳是一个（）． A: 虚数 B: 复数 C: 实数 D: 零
- 串联谐振发生的条件是（） A: 电抗为零 B: 容抗等于感抗 C: 容抗等于零 D: 感抗等于零
- 当LC并联电路的固有频率????等于电源频率时，并联电路发生并联谐振，此时并联电路具有（）。 A: 阻抗适中 B: 阻抗为零 C: 最小阻抗 D: 最大阻抗
- 任意两个复数阻抗并联计算的方法是（）。 A: 两阻抗的电阻部分并联加电抗部分并联 B: 两阻抗的实部并联加两阻抗的虚部并联 C: 一个阻抗的实部加虚部和另一个阻抗的实部加虚部并联 D: 按并联的回路将电阻部分相加、电抗部分相加
- 当LC并联电路的固有频率f6等于电源频率时,并联电路发生并联谐振此时并联电路具() A: 阻抗适中 B: 阻抗为零 C: 最小阻抗 D: 最大阻抗