Verilog RTL代码经过综合后生成：
A: 门级网表
B: 二进制指令序列
C: 行为及代码
D: PCB
A: 门级网表
B: 二进制指令序列
C: 行为及代码
D: PCB
A
举一反三
内容
- 0
Verilog可以描述门级网表
- 1
Verilog可以描述门级网表
- 2
Verilog可以描述门级网表
- 3
RTL综合是通过EDA工具将RTL代码映射到由制造厂家标准单元库中的元件所构成的门级电路的过程。
- 4
Verilog开发的HDL语言最后生成的是 A: 电路原理图 B: 数据 C: 门级网表文件