以下属于ModelSim中Verilog仿真波形显示数据格式的是：
A: Binary
B: Octal
C: Decimal
D: Unsigned
E: Hexadecimal
A: Binary
B: Octal
C: Decimal
D: Unsigned
E: Hexadecimal
举一反三
- 若欲将仿真信号的数据显示格式设置为16进制，应选择属性为： A: Octal B: Hexadecimal C: Unsigned Decimal D: Fractional
- 若欲将仿真信号的数据显示格式设置为16进制，应选择属性为： A: Octal B: Hexadecimal C: Unsigned Decimal D: Fractional
- 以下属于Verilog仿真流程的是： A: 程序输入 B: 程序编译 C: 仿真库管理 D: 仿真 E: 波形或数据的结果显示
- 下列各种进制数中，最小的数是 （注：二进制字母表示是Binary，简写为B。八进制是Octal，简写为O。十进制为Decimal，简写为D。十六进制为Hexadecimal，简写为H。） A: （10A）H B: （335）O C: （213）D D: (1101110000) B
- 中国大学MOOC: ModelSim进行Verilog仿真验证非必须的仿真库是（）。