边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=1，在CP触发边沿作用下，其输出端Q为 。[img=292x261]1802e88c739ec82.png[/img]
A: 上升沿，1
B: 下降沿，1
C: 上升沿，0
D: 下降沿，0
A: 上升沿，1
B: 下降沿，1
C: 上升沿，0
D: 下降沿，0
B
本题目来自[网课答案]本页地址：https://www.wkda.cn/ask/joyoyjpojmmpexo.html
举一反三
- 边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=0，在CP触发边沿作用下，其输出端Q为 。[img=292x261]1802e88d186e7f2.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的————;已知输入端D=1,在CP触发边沿作用下,其输出端Q为————。 A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=0，在CP触发边沿作用下，其输出端Q为 。[img=104x146]18032a9541fd05a.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端S=1，R=0，在CP触发边沿作用下，其输出端Q为 。[img=117x146]1802e88cadadc1c.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端S=0，R=1，在CP触发边沿作用下，其输出端Q为 。[img=117x146]180324c616a2629.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
内容
- 0
主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端S=0，R=1，在CP触发边沿作用下，其状态输出端Q为 。[img=139x173]17de8ebf027bd50.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 1
主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的————；已知输入端S=0，R=1，在CP触发边沿作用下，其输出端Q为————。 6ad6d5fd4caaab00e136104739ee6261.jpg
- 2
上升沿触发的边沿D触发器在时钟脉冲CP上升沿到来前输入D=1，而在CP上升沿过后输入D变为0，请问，在这个CP上升沿后，下一个上升沿到来前，触发器状态为（ ）。 A: 0状态 B: 1状态 C: 状态不变 D: 状态不定
- 3
上升沿触发的边沿D触发器在时钟脉冲CP上升沿到来时D=1,那么在CP上升沿后触发器状态为() A: 0状态 B: 1状态 C: 状态不变 D: 状态不定
- 4
下降沿触发的边沿JK触发器在时钟脉冲CP下降沿到来时J=1、K=0，那么在CP下降沿到来后触发器状态为（）