VerilogHDL的模块VerilogHDL模块的T/O声明用来声明模块端口定义中各端口数据流动方向，包括（）、（）和（）。
输入（input）；输出（output）；双向（inout）
举一反三
内容
- 0
VerilogHDL的端口声明语句中,用()关键字声明端口为双向端口。 A: inout B: INOUT C: buffer D: BUFFER
- 1
下面（ ）是Verilog HDL模块的必须组成部分。 A: module 和 endmodule B: 模块名 C: 端口列表和端口声明 D: 模块功能描述
- 2
模块是VerilogHDL的功能块。
- 3
一个完整的模块包括：模块关键字和模块名、（ ）、端口定义和功能描述四部分。
- 4
模块是VerilogHDL的功能块。 A: 正确 B: 错误