关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！ 2022-06-08 VerilogHDL的行注释用符号()开始，注释到本行结束。 A: /* B: // C: -- D: */ VerilogHDL的行注释用符号()开始，注释到本行结束。A: /*B: //C: --D: */ 答案： 查看 举一反三 AHDL 的行注释用符号( )开始,注释到本行结束. A: /* B: // C: - D: */ 在verilogHDL语言中，有两种注释。一种是符号//后面是多行注释; 另一种从/*开始，到*\结束是单行注释。 单行注释，以 开始，表示本行是注释行。 A: 智慧职教: 单行注释，以 开始，表示本行是注释行。 Python注释以符号 开始，到行尾结束
