已知电路及输入端A、B，时钟CP的波形如图所示，试画出输出端Q的波形，图中触发器为边沿型触发器，初始状态为0。[img=816x213]17d27f97500edd5.png[/img]
举一反三
- 已知边沿JK触发器电路，初始状态为0，画出Q端的输出波形。[img=799x262]17e0ca1c1a2a2b7.png[/img]
- 电路和波形如图7-49所示，试画出Q端的波形。设触发器的初始状态为Q=0。[img=325x331]17f4f9668597839.png[/img]
- 试画出图题 5-19 所示电路中触发器输出 Q 1 、Q 2 端的波形，输入端 CLK 的波形如图所示。（设 Q 初始状态为 0）[img=375x150]17ad30304bb2a86.png[/img]
- 设上升沿触发JK触发器的初始状态为0,CP和J、K信号如图题4.4.1所示，试画出其Q端的波形。[img=466x310]17a0f6bc564af93.png[/img]
- 在主从结构的JK触发器中，已知J，K，CP为JK触发器时钟脉冲输入端，波形如图7-43所示，试画出Q和[tex=0.786x1.286]YDV/DhNwtngq9wWRMOyOow==[/tex]端的波形。设触发器的初始状态为Q=0。[img=368x244]17f4f94b467ddaa.png[/img]