设下降沿触发的JK触发器初始状态为0，J、K信号如下图所示，试画出触发器Q端的输出波形。
举一反三
- 设上升沿触发JK触发器的初始状态为0,CP和J、K信号如图题4.4.1所示，试画出其Q端的波形。[img=466x310]17a0f6bc564af93.png[/img]
- 设主从JK触发器的初始状态为0，CP、J、K信号如下图所示，试画出触发器Q端的波形。
- 试画出下图所示电路在一系列CLK信号作用下Q1、Q2、Q3端输出电压波形。触发器均为边沿触发方式,初始状态为Q=0。
- 设下降沿触发的JK触发器，时钟脉冲和J、K信号的波形如图所示试画出输出端Q的波形。设触发器的初始状态为0。 A: [img=1385x754]1803a3584ea0904.png[/img] B: [img=1545x866]1803a3585f7f525.png[/img] C: [img=1556x856]1803a35871e8fbb.png[/img] D: [img=1556x856]1803a3588c97590.jpg[/img]
- 由两个边沿JK触发器构成的电路如下图所示，已知其输入端信号A的波形，试画出触发器输出端Q0和Q1的波形。各触发器的初始状态为0