在Verilog程序中，reg[3:0] A; 若有赋值语句 A = 8'b00010011; 则A的取值为（ ）。
A: 8
B: 19
C: 3
D: 11
A: 8
B: 19
C: 3
D: 11
C
本题目来自[网课答案]本页地址：https://www.wkda.cn/ask/eetazpmazetoomjo.html
举一反三
- 某Verilog HDL的程序部分如下： reg [7:0] A; initial A={5’hFF,3’b101};则变量A的值正确的是（ ） A: 11’b1111_1111_101 B: 8’b1111_1101 C: 8’hFD D: 8’b1111_1111
- 初级veriloghdl中关于reg的问题reg[0:7]leddig;和reg[31:0]count;
- 下列数组描述中不正确的代码是 （ ） A: Integer a [3:0] ； B: reg b [8:0]； C: integer c[4:0][0:63]； D: reg[8*8] d
- 在Verilog HDL的并接操作运算中，已知A=8'b11010001，B=8'b10100010，则{A[3:0]，B[5:2]}的结果是()。 A: 8'b11010001 B: 8'b10100010 C: 8'b00011000 D: 8'b11110000
- 若有定义语句：int [3][6]; , 按在内存中的存放顺序，ａ 数组的第10个元素是（ ）(a[0][0]为第一个元素)。 A: a[0][3] B: a[0][4] C: a[1][3] D: a[1][4]
内容
- 0
若有语句：b = np.array([[1,2,3],[4,5,6]])，则表达式b.itemsize的值为（ ） A: 1 B: 2 C: 4 D: 8
- 1
在Verilog HDL程序中，有赋值语句"a=2;b=3;Y=a+b;"，则Y一定等于5。
- 2
下面是一计数器的VerilogHDL程序，计数器的模（ ）。module Cnt4 (ClK, Q) ； output [3:0] Q ; input ClK ; reg[3:0] Q1; always @ (posedge CLK) Q1<=Q1+1; assign Q=Q1;endmodule A: 2 B: 4 C: 8 D: 16
- 3
下面是一计数器的VerilogHDL程序，计数器的模（ ）。module Cnt4 (ClK, Q) ； output [3:0] Q ; input ClK ; reg[3:0] Q1; always @ (posedge CLK) Q1<=Q1+1; assign Q=Q1;endmodule A: 2 B: 4 C: 8 D: 16
- 4
智慧职教: 21.在Verilog HDL并接操作运算中，已知A=8’b11010001, B=8’b10100010，则{A[3:0],B[5:2]}的结果是（ ）