在verilog语言中，a=4b’1011，那么&a=（ ）。
A: 4b’1011
B: 1b’1
C: 4b’1111
D: 1b’0
A: 4b’1011
B: 1b’1
C: 4b’1111
D: 1b’0
举一反三
- 在verilog语言中，a=4b'1011，那么&a=（ ）。 A: 4b'1011 B: 4b'1111 C: 1b'1 D: 1b'0
- 在verilog语言中，a=4b’1011，那么&a=（） A: 4b’1011 B: 4b’1111 C: 1b’1 D: 1b’0
- 在verilog语言中，a=4b’1011，那么&a=（ ）。
- 在Verilog HDL中a=4b’1001那么&a=( ) A: 4’b 1001 B: 4’b 1111 C: 1’b1 D: 1’b0
- 已知 “a=1b’1;b=3b'001;”那么{b,a}＝（ ）。 A: 4b'0011 B: 3b'001 C: 4b'1001 D: 3b'101