在always块中的过程语句中，赋值符号左边的变量既可以为wire线网性，也可以是reg寄存器型。
A: 正确
B: 错误
A: 正确
B: 错误
举一反三
- 在always块中的过程语句中，赋值符号左边的变量既可以为wire线网性，也可以是reg寄存器型。 A: 正确 B: 错误
- 连续赋值语句可为wire型变量赋值，过程赋值方式可对reg型变量赋值。 （ ）
- 应用连续赋值语句assign赋值时，要求赋值符号的两边都必须是wire线网型变量。 A: 正确 B: 错误
- 关于Verilog HDL中的过程块和赋值语句，下列说法正确的是（ ） A: 可以利用disable语句退出过程块 B: 在过程块中的语句一定是可以综合的 C: 在过程块中被赋值的变量必须声明为寄存器类型 D: 在过程块中可以对线网类型的变量赋值
- 过程说明语句always：always块包含一个或一个以上的语句，在运行的全过程中，在时钟控制下被反复执行。always块中被赋值的只能是寄存器reg型变量。