模块实例化时，外部端口顺序的被连接在模块的端口上。
举一反三
- 模块实例化时，外部端口顺序的被连接在模块的端口上。 A: 正确 B: 错误
- 模块实例引用中，连接信号到模块端口有两种常用的方法有 和名称。
- Verilog 语言中对同一子模块实例化时模块端口可以位置关联和名称关联两种不同的方法混用
- 所设计模块的端口调用了一个模块，被调用模块有输入端口和输出端口，那么被调用模块的输入端口可以接收哪些数据类型信号？ A: wire B: reg C: parameter D: time
- 关于Verilog HDL中的模块调用，下列说法错误的是（ ） A: 在模块调用时，端口可以采用顺序相对应和形参实参相对应两种方式 B: 在模块调用时，端口是两个模块联系的通道 C: 在语句“Mydesign design(port1,port2)；”中，被调用的模块名称为Mydesign D: 在模块调用时，必须严格按照模块定义的端口顺序来连接