定义一个模块时，若要声明一个8位的输出端OUT，则下列语句合适的是 。
A: output [7:0]OUT
B: output [8:0]OUT;
C: output [8]OUT;
D: output OUT[8];
A: output [7:0]OUT
B: output [8:0]OUT;
C: output [8]OUT;
D: output OUT[8];
举一反三
- 以下哪句能够设置Arduino开发板针脚8为输出端口。 A: pinMode(8,O) B: pinMode(8,OUTPUT) C: pinMode(8,OUT) D: pinMode(8,output)
- 下面哪种代码执行后是与其他结果不一样的？ A: module mux2_1(a,b,sel,out); input a,b,sel; output out; assign out=(sel==1)?a:b; endmodule B: module mux2_1(a,b,sel,out); input a,b,sel; output out; reg out; always@(a or b or sel) begin case(sel) 0: out=a; 1: out=b; endcase end endmodule C: module mux2_1(a,b,sel,out); input a,b,sel; output out; reg out; always@(*) if(sel==0) out=a; else out=b; endmodule
- 在存储过程中,参数的模式有( )。 A: IN、OUT B: IN、OUT、IN OUT C: INPUT、OUTPUT D: OUT、INOUT
- 在Verilog HDL语言的端口声明语句中，用（ ）关键字声明端口为输出端口。 A: input B: OUTPUT C: output D: out
- 下列选项中不能正确定义存储过程输入输出参数的选项是（ ）。 A: OUTPUT B: OUT C: IN OUT D: IN