在Verilog HDL语言的端口声明语句中，用（ ）关键字声明端口为输出端口。
A: input
B: OUTPUT
C: output
D: out
A: input
B: OUTPUT
C: output
D: out
举一反三
- 在Verilog HDL的端口声明语句中，用( )关键字声明端口为输入方向。 A: input B: INPUT C: IN D: output
- 在Verilog HDL的端口声明语句中，用关键字声明端口为双向。（） A: inout B: INOUT C: input D: output
- Verilog HDL的端口声明语句中，用（）关键字声明端口为双向端口。
- Verilog HDL的端口声明语句中，用（ ）关键字声明端口为双向端口。 A: INOUT B: BUFFER C: buffer D: inout
- 任Verilog HDL的端口声明语句中，用（）关键字声明端口为双向端口。 A: inout B: INOUT C: BUFFER D: buffer