在Verilog中定义了宏名 `define sum a+b+c 则下面宏名引用正确的是（ ）。
A: out = `sum+d;
B: out = sum+d;
C: out = ’sum+d;
D: 都正确
A: out = `sum+d;
B: out = sum+d;
C: out = ’sum+d;
D: 都正确
举一反三
- 在Verilog中定义了宏名`define sum a+b+c，下面宏名引用正确的是（） A: Q=’sum+d; B: Q=’sum+d; C: Q=`sum+d; D: 无法确定
- 在Verilog中定义了宏名`definesuma+b+c下面宏名引用正确的是（） A: out=’sum+d B: out=sum+d C: out=`sum+d D: 都正确
- 在Verilog中宏定义‘define sum a+b+c，下列宏定义使用正确的是（ ）。 A: Out = sum + d; B: Out = ‘sum + d; C: Out = .sum + d; D: Out = `sum + d;
- 在Verilog中定义了宏名 `define sum a+b+c 下面宏名引用正确的是
- 以下对枚举类型名的定义中正确的是（）。 A: enum a {"sum"，"mon"，"tue"}； B: enum a={sum，mon，tue}； C: enum a={"sum"，"mon"，"tue"}； D: enum a {sum=9，mon=-1，tue}；