某时序逻辑电路状态转换图如图所示，[tex=0.786x1.0]Yn3GgEZev6SOu2r4v1WnCw==[/tex] 为输入端，[tex=1.5x1.0]+zHSO6OR58OUc1ldFMNftg==[/tex] 为进位输出 端。试用 [tex=1.357x1.0]u+3iXr3D6v75hlJoxGgbhw==[/tex] 触发器和少量的门电路设计该电路，要求写出设计过程，画出电路图。[img=456x199]17a1a5c11bc2614.png[/img]
举一反三
- 采用 D 触发器和尽量少的门电路设计一个串行数据检测器, 该电路具有 1 个数 据输入端 [tex=0.786x1.0]IcEjznW4B1Gh0c4+j1tgzg==[/tex] 和 1 个时钟端口, 1 个信号输出端 [tex=0.714x1.0]ChKQdga7yKrJLEJEOniotg==[/tex] 。当连续 3 个时钟触发时[tex=0.786x1.0]IcEjznW4B1Gh0c4+j1tgzg==[/tex] 都为 1 或都 为 0 , 则 [tex=0.643x1.0]YCoRr4qAgCeEeS2WGLmLzw==[/tex]输出高电平, 否则输出低电平。写出电路的转移/输出表, 画出逻辑电路图。 （10 分）六、利用集成二进制计数器 CT74163 和必要的门电路, 设计一个分频器。当输入 [tex=0.571x0.786]KGogyvwDAIJf/iL0H/9wjg==[/tex] 为 [tex=1.714x1.0]+3/Sgj4OTITRlMCHmvwEfg==[/tex]方波时, 输出 [tex=0.643x1.0]2j31+1cPLftuhfXBaa4fpA==[/tex] 为 [tex=2.214x1.0]+7nm0sJZIVK8Mqr3gkzD6ofvY+QFI/Rfw9Dlo1W0HAE=[/tex]方波 (占空比为 1 )。要求采用模 10 计数器和模 6 计数器串联 设计。画出整个电路的逻辑电路连接图, 并做出每一个 CT74163 器件的状态转移图。CT74163 的逻辑符号如图 10.106所示。(15 分)[img=785x356]17d31f3895abcc2.png[/img]
- 试分析图所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。[tex=0.786x1.0]Yn3GgEZev6SOu2r4v1WnCw==[/tex] 为输入逻辑变量。[img=431x160]179ff87f3653167.png[/img]
- 图所示电路中，[tex=3.857x1.0]ybKl3YiYt1TDwz7AycBncA==[/tex] 为同步十进制加法计数器，其功能表如下表所示，试用该器件及必要的门电路设计一个带进位输出的可控进制计数器：当 [tex=2.286x1.0]tWG9IZNqNFq4F9KDUIWTIA==[/tex] 时为 [tex=1.0x1.0]31H/fTM964fKFPbOUQSujQ==[/tex] 进制; 当 [tex=2.286x1.0]jr4wMrCTX6MyJhb8VjMtpg==[/tex] 时为 [tex=1.0x1.0]+E9SHTJ870ZE8YKHbzjZkw==[/tex] 进制。要求[tex=1.286x1.357]VAHhaW1te0xvoqDVN54/dg==[/tex]利用其进位输出端及预置端实现设计;[tex=1.286x1.357]BEB68bP4vOVk/XYYizw11w==[/tex]写出设计过程;[tex=1.286x1.357]H6tHfFjOZ3ZWdB4qPQ9Ocg==[/tex]画出电路图，并标出计数脉冲输入端及进位输出端。[img=262x146]17a1a2e314d149d.png[/img][img=949x167]17a1a2e7a635210.png[/img]
- 试说明如下各种门电路中哪些输出端可以直接并联使用?(1) 具有推拉输出 (图腾柱) 的 TTL 电路。(2) TTL 电路 [tex=1.5x1.0]oT7NxgmRuVZ/UvGIiCL6lQ==[/tex] 门。(3) [tex=2.071x1.0]sR5A+5okV0e8wqlcHMBSgA==[/tex]电路三态门。(4) 具有互补输出 (非门) 结构的 CMOS 电路。(5)[tex=3.0x1.0]Vm+fTU+G0vzlhfGrxugldQ==[/tex] 电路 [tex=1.571x1.0]G0LLcguR16xjUTv6pgLplw==[/tex] 门。(6) [tex=3.0x1.0]Vm+fTU+G0vzlhfGrxugldQ==[/tex]电路三态门。
- 试说明如下各种门电路中哪些输出端可以直接并联使用?(1）具有推拉输出（图腾柱）的 [tex=2.071x1.0]n4IYAyezWGlgkCdIRkhwBw==[/tex] 电路。(2) [tex=2.071x1.0]n4IYAyezWGlgkCdIRkhwBw==[/tex] 电路 [tex=1.5x1.0]WVEBOw4dPugTfRkBeW0x4Q==[/tex] 门。(3) [tex=2.071x1.0]n4IYAyezWGlgkCdIRkhwBw==[/tex] 电路三态门。(4) 具有互补输出（非门）结构的 [tex=3.0x1.0]twqrFFR6ogDJWE+h01Df8A==[/tex] 电路。(5) [tex=3.0x1.0]twqrFFR6ogDJWE+h01Df8A==[/tex] 电路 [tex=1.571x1.0]JPAoCuaLzeCkVvV+LmG5+w==[/tex] 门。(6) [tex=3.0x1.0]twqrFFR6ogDJWE+h01Df8A==[/tex] 电路三态门。