在Verilog HDL程序中，关于赋值语句，说法错误的是（ ）。
A: 非阻塞赋值方式，块结束后才完成赋值操作。
B: 阻塞赋值方式，赋值语句执行完，块才结束。
C: 非阻塞赋值的符号是=，阻塞赋值的符号是<=。
D: 对于阻塞赋值语句，语句执行完后，赋值目标的值立马改变。
A: 非阻塞赋值方式，块结束后才完成赋值操作。
B: 阻塞赋值方式，赋值语句执行完，块才结束。
C: 非阻塞赋值的符号是=，阻塞赋值的符号是<=。
D: 对于阻塞赋值语句，语句执行完后，赋值目标的值立马改变。
C
举一反三
内容
- 0
阻塞赋值：用“”作为赋值符。阻塞语句按顺序执行，在下一条语句执行之前，上一条赋值语句必须执行完毕。组合电路中用的是阻塞赋值。
- 1
语句btn0<=btn_in中的符号“<=” 是 ？ A: 连续赋值符号 B: 阻塞式赋值符号 C: 非阻塞式赋值符号 D: 等式运算符
- 2
在一个块语句中，如果有多条阻塞赋值语句，在前面的赋值语句没有完成之前，后面的语句就不能被执行，就像被阻塞了一样，因此称为阻塞赋值方式。
- 3
下列关于阻塞赋值运算（如b=a;）说法错误的是（ ） A: 赋值语句执行完后，块才结束 B: b的值在赋值语句执行完后立刻就改变的 C: 在沿触发的always块中使用时，综合后可能会产生意想不到的结果 D: 在“always”模块中的reg型信号都采用此赋值方式
- 4
在一个块语句中，如果有多条阻塞赋值语句，在前面的赋值语句没有完成之前，后面的语句就不能被执行，就像被阻塞了一样，因此称为阻塞赋值方式。 A: 正确 B: 错误