若x=0,1011,则[x]补=。 A: 0,1011 B: 1,1011 C: 0,1010 D: 1,0101

公告：维护QQ群：833371870，欢迎加入！
公告：维护QQ群：833371870，欢迎加入！
公告：维护QQ群：833371870，欢迎加入！

2022-06-16 问题

若x=0,1011,则[x]补=。 A: 0,1011 B: 1,1011 C: 0,1010 D: 1,0101

2022-11-02 问题

若在一个8位整数加/减运算器中完成x–y的运算，已知带符号整数x=–69，y=–38，则加法器的两个输入端和输入的低位进位分别为（）。 A: 1011 1011、1101 1010、0 B: 1011 1011、1101 1010、1 C: 1011 1011、0010 0101、1 D: 1011 1011、0010 0110、1

若在一个8位整数加/减运算器中完成x–y的运算，已知带符号整数x=–69，y=–38，则加法器的两个输入端和输入的低位进位分别为（）。 A: 1011 1011、1101 1010、0 B: 1011 1011、1101 1010、1 C: 1011 1011、0010 0101、1 D: 1011 1011、0010 0110、1

2022-07-25 问题

在verilog语言中，a=4b’1011，那么&a=（） A: 4b’1011 B: 4b’1111 C: 1b’1 D: 1b’0

2022-07-25 问题

在verilog语言中，a=4b’1011，那么&a=（）。 A: 4b’1011 B: 1b’1 C: 4b’1111 D: 1b’0

2022-11-02 问题

在verilog语言中，a=4b'1011，那么&a=（）。 A: 4b'1011 B: 4b'1111 C: 1b'1 D: 1b'0

2022-11-02 问题

某计算机字长8位，有一个8位加法器。已知带符号整数x=-69，y=-38，在该加法器中完成x–y的运算，则该加法器的两个输入端信息和输入的低位进位信息分别为（） A: 1011 1011、1101 1010、0 B: 1011 1011、1101 1010、1 C: 1011 1011、0010 0101、1 D: 1011 1011、0010 0110、1

某计算机字长8位，有一个8位加法器。已知带符号整数x=-69，y=-38，在该加法器中完成x–y的运算，则该加法器的两个输入端信息和输入的低位进位信息分别为（） A: 1011 1011、1101 1010、0 B: 1011 1011、1101 1010、1 C: 1011 1011、0010 0101、1 D: 1011 1011、0010 0110、1

2022-11-02 问题

若在一个8位整数加/减运算器中完成x–y的运算，已知带符号整数x=–69，y=–38，则加法器的两个输入端和输入的低位进位分别为（）。参考P64 图2.8，加法器的一个输入端是X，另一个输入端是Y ' A: 1011 1011、1101 1010、0 B: 1011 1011、1101 1010、1 C: 1011 1011、0010 0101、1 D: 1011 1011、0010 0110、1

若在一个8位整数加/减运算器中完成x–y的运算，已知带符号整数x=–69，y=–38，则加法器的两个输入端和输入的低位进位分别为（）。参考P64 图2.8，加法器的一个输入端是X，另一个输入端是Y ' A: 1011 1011、1101 1010、0 B: 1011 1011、1101 1010、1 C: 1011 1011、0010 0101、1 D: 1011 1011、0010 0110、1

2022-06-03 问题