语句组“ENTITY SHIFT_REG IS ...END ENTITY SHIFT_REG”的作用是（ ）
实体说明
举一反三
- 语句组“ENTITY MUXB41 IS ...END ENTITY MUXB41”的作用是（ ）
- verilogHDL中 reg[n-1:0] mema；与 reg mema [n-1:0] ；两个语句是相同的，都是定义了reg型变量mema。
- 以下不能用于判断字符串str是否符合正则reg的语句是 A: !!reg.test(str) B: !!reg.exec(str) C: !!str.match(reg) D: !!str.contains(reg)
- 描述74HC138这个器件，其实体名下面哪个定义是正确的？? entity 74HC138 is|entity HC74-138 is|entity HC74_138 is|entity HC74_138_
- VHDL实体由实体说明语句（ENTITY）、（）、（）、（）组成。
内容
- 0
中国大学MOOC: 假定Reg A中初始值位50，执行如下程序后，Reg A 和Reg B的值是( )（答案请用两个空格隔开）Reg A <=125;Reg B<=Reg A
- 1
verilog HDL程序开始及结束的关键词是___________ A: begin end B: module endmodule C: entity end D: begin endmodule
- 2
下列Verilog语句正确的是（） A: wire[7..0] DATA； B: assign y<;=a&b； C: input reg d_in； D: reg [7：0] q；
- 3
在REG过程中,可使用PLOT语句绘制模型散点图
- 4
reg:是寄存器数据类型的关键字，其表示一个抽象的数据存储单元。reg只能在和always中赋值。而reg在过程赋值语句中使用。reg型数据常用来表示always模块内的指定信号，代表触发器。通常在设计中要由always模块通过使用行为描述语句来表达逻辑关系。在always块内被赋值的每一个信号都必须定义为reg型。