• 2022-06-15
    SR锁存器输入信号的约束条件为S+R=0。
  • 内容

    • 0

      如图所示为由或非门构成的基本SR锁存器,输入S、R的约束条件是 。[img=167x193]1786a030cbaeda6.png[/img] A: SR=0 B: SR=1 C: S+R=0 D: S+R=1

    • 1

      由或非门构成的基本SR锁存器的约束条件为( )。 A: SR=1 B: SR=0 C: S+R=1 D: S+R=0

    • 2

      与非门构成的SR锁存器的约束条件是()。 A: S+R=0 B: S+R=1 C: SR=0 D: SR=1

    • 3

      由或非门构成基本SR锁存器时,其约束条件为 。 A: S[img=5x8]18038d09c555d32.png[/img]R=1 B: S[img=5x8]18038d09c555d32.png[/img]R=0 C: S+R=1 D: S+R=0

    • 4

      由或非门构成基本SR锁存器时,其约束条件为 。 A: S[img=5x8]1802e8a2e6b8a7a.png[/img]R=1 B: S[img=5x8]1802e8a2e6b8a7a.png[/img]R=0 C: S+R=1 D: S+R=0