关于四进制加法计数器电路输入、输出信号的频率，以下说法正确的是：
A: Q1是CLK的四分频
B: Q0是CLK的四分频
C: Q1是Q0的二分频
D: Q0是CLK的二分频
A: Q1是CLK的四分频
B: Q0是CLK的四分频
C: Q1是Q0的二分频
D: Q0是CLK的二分频
举一反三
- 如果把D触发器的输出端Q’反馈连接到输入端D，则输出Q的波形频率为CLK脉冲频率的（ ）。 A: 二倍频 B: 四倍频 C: 二分频 D: 四分频
- module CNT4(CLK,Q); output [3:0] Q; input CLK; reg ____ Q1 ; always @(posedge CLK) Q1 = Q1+1 ; assign Q = Q1; endmodule 空格处应该填入： A: eg B: Q1 C: CLK D: [3:0]
- module CNT4(CLK,Q); output [3:0] Q; input CLK;reg ____ Q1 ; always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1; endmodule空格处应该填入： A: reg B: CLK C: Q1 D: [3:0]
- module CNT4(CLK,Q); output [3:0] Q; input CLK;reg ____ Q1 ; always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1; endmodule空格处应该填入： A: reg B: CLK C: Q1 D: [3:0]
- 异步时序电路module AMOD(D,A,CLK,Q); output Q; input A,D,CLK; reg Q,Q1; always @(posedge CLK)Q1 <= ~(A | Q); always @(posedge ____ )Q <= D;endmodule空格处应该填入： A: CLK B: Q1 C: D D: A